付録E CPLDレジスタ - 「Armadillo-460」

E.1. CPLDレジスタのメモリマップ

CPLDレジスタのメモリマップは次の通りです。

表E.1 CPLDレジスタのメモリマップ

AddressNameDescriptionAccess

0xA800

0000

Ext Interrupt Status0拡張バスの割り込みステータスレジスタ0Read/Write

0xA800

0001

Ext Interrupt Status1拡張バスの割り込みステータスレジスタ1Read/Write

0xA800

0002

Ext Interrupt Mask0拡張バスの割り込みマスクレジスタ0Read/Write

0xA800

0003

Ext Interrupt Mask1拡張バスの割り込みマスクレジスタ1Read/Write

0xA800

0004

Ext Interrupt Polarity Type0拡張バスの割り込み極性タイプ設定レジスタ0Write

0xA800

0005

Ext Interrupt Polarity Type1拡張バスの割り込み極性タイプ設定レジスタ1Write

0xA800

0006

Ext Interrupt Detection Type0拡張バスの割り込み検出タイプ設定レジスタ0Write

0xA800

0007

Ext Interrupt Detection Type1拡張バスの割り込み検出タイプ設定レジスタ1Write

0xA800

0008

Ext Bus Control拡張バスの制御レジスタRead/Write

0xA800

0009

Ext I/F ControlCON11/CON19の接続先制御レジスタRead/Write

0xA800

000A

RTC Controlリアルタイムクロックの制御レジスタRead/Write

0xA800

000B

Reserved -

0xA800

000C

Reserved -

0xA800

000D

Reserved -

0xA800

000E

Reserved -

0xA800

000F

CPLD VersionCPLDバージョンレジスタRead

E.2. CPLDレジスタ

CPLDレジスタの詳細について、以下に示します。

E.2.1. Ext Interrupt Status Register0 (0xA800 0000)

Ext Interrupt Status Register0 は、IRQ3、IRQ4、IRQ5、IRQ6、IRQ7からの割り込みの監視およびクリアを行ないます。

表E.2 Ext Interrupt Status Register0

 76543210
ReadIRQ7IRQ6IRQ5IRQ4IRQ3   
Write
RESET00000---

表E.3 Ext Interrupt Status Register0 Description

BitsFieldDescription
7IRQ7

Read

マスク処理前の割り込みの状態を確認できます。

1 : 割り込みあり

0 : 割り込みなし

Write

1 : 割り込み要因クリア(割り込みをEDGEに設定している場合)

6IRQ6
5IRQ5
4IRQ4
3IRQ3
2:0Reserved 

E.2.2. Ext Interrupt Status Register1 (0xA800 0001)

Ext Interrupt Status Register1 は、IRQ9、IRQ10、IRQ11、IRQ12、IRQ14、IRQ15からの割り込みの監視およびクリアを行ないます。

表E.4 Ext Interrupt Status Register1

 76543210
ReadIRQ15IRQ14 IRQ12IRQ11IRQ10IRQ9 
Write
RESET00-0000-

表E.5 Ext Interrupt Status Register1 Description

BitsFieldDescription
7IRQ15

Read

マスク処理前の割り込みの状態を確認できます。

1 : 割り込みあり

0 : 割り込みなし

Write

1 : 割り込み要因クリア(割り込みをEDGEに設定している場合)

6IRQ14
5Reserved 
4IRQ12

Read

マスク処理前の割り込みの状態を確認できます。

1 : 割り込みあり

0 : 割り込みなし

Write

1 : 割り込み要因クリア(割り込みをEDGEに設定している場合)

3IRQ11
2IRQ10
1IRQ9
0Reserved 

E.2.3. Ext Interrupt Mask Register0 (0xA800 0002)

Ext Interrupt Mask Register0 は、IRQ3、IRQ4、IRQ5、IRQ6、IRQ7からの割り込みの有効、無効を設定します。

表E.6 Ext Interrupt Mask Register0

 76543210
ReadMASK7MASK6MASK5MASK4MASK3   
Write
RESET00000---

表E.7 Ext Interrupt Mask Register0 Description

BitsFieldDescription
7MASK7

割り込みの有効、無効を設定します。

1 : 有効

0 : 無効(割り込みをEDGEに設定している場合、割り込みの状態は保持されます。)

6MASK6
5MASK5
4MASK4
3MASK3
2:0Reserved 

E.2.4. Ext Interrupt Mask Register1 (0xA800 0003)

Ext Interrupt Mask Register1 は、IRQ9、IRQ10、IRQ11、IRQ12、IRQ14、IRQ15からの割り込みの有効、無効を設定します。

表E.8 Ext Interrupt Mask Register1

 76543210
ReadMASK15MASK14 MASK12MASK11MASK10MASK9 
Write
RESET00-0000-

表E.9 Ext Interrupt MASK Register1 Description

BitsFieldDescription
7MASK15

割り込みの有効、無効を設定します。

1 : 有効

0 : 無効(割り込みをEDGEに設定している場合、割り込みの状態は保持されます。)

6MASK14
5Reserved 
4MASK12

割り込みの有効、無効を設定します。

1 : 有効

0 : 無効(割り込みをEDGEに設定している場合、割り込みの状態は保持されます。)

3MASK11
2MASK10
1MASK9
0Reserved 

E.2.5. Ext Interrupt Polarity Type Register0 (0xA800 0004)

Ext Interrupt Polarity Type Register0 は、IRQ3、IRQ4、IRQ5、IRQ6、IRQ7からの割り込みの極性を設定します。

表E.10 Ext Interrupt Polarity Type Register0

 76543210
Read        
WritePOL7POL6POL5POL4POL3
RESET11111---

表E.11 Ext Interrupt Polarity Type Register0

BitsFieldDescription
7POL7

割り込みの極性を設定します。

1 : RISING EDGE または LEVEL-HIGH

0 : FALLING EDGE または LEVEL-LOW

6POL6
5POL5
4POL4
3POL3
2:0Reserved 

E.2.6. Ext Interrupt Polarity Type Register1 (0xA800 0005)

Ext Interrupt Polarity Type Register1 は、IRQ9、IRQ10、IRQ11からの割り込みの極性を設定します。IRQ12、IRQ14、IRQ15の極性は変更できません。

表E.12 Ext Interrupt Polarity Type Register1

 76543210
Read        
WritePOL11POL10POL9
RESET----111-

表E.13 Ext Interrupt Polarity Type Register1

BitsFieldDescription
7:4Reserved 
3POL11

割り込みの極性を設定します。

1 : RISING EDGE または LEVEL-HIGH

0 : FALLING EDGE または LEVEL-LOW

2POL10
1POL9
0Reserved 

E.2.7. Ext Interrupt Detection Type Register0 (0xA800 0006)

Ext Interrupt Detection Type Register0 は、IRQ3、IRQ4、IRQ5、IRQ6、IRQ7からの割り込みの検出する種類を設定します。

表E.14 Ext Interrupt Detection Select Register0

 76543210
Read        
WriteDET7DET6DET5DET4DET3
RESET00000---

表E.15 Ext Interrupt Detection Type Register0

BitsFieldDescription
7DET7

割り込みの検出する種類を設定します。

1 : EDGE

0 : LEVEL

6DET6
5DET5
4DET4
3DET3
2:0Reserved 

E.2.8. Ext Interrupt Detection Type Register1 (0xA800 0007)

Ext Interrupt Detection Type Register1 は、IRQ9、IRQ10、IRQ11からの割り込みの検出する種類を設定します。IRQ12、IRQ14、IRQ15はLEVEL固定です。

表E.16 Ext Interrupt Detection Type Register1

 76543210
Read        
WriteDET11DET10DET9
RESET----000-

表E.17 Ext Interrupt Detection Type Register1 Description

BitsFieldDescription
7:4Reserved 
3DET11

割り込みの検出する種類を設定します。

1 : EDGE

0 : LEVEL

2DET10
1DET9
0Reserved 

E.2.9. Ext Bus Control Register (0xA800 0008)

Ext Bus Control Register は、拡張バスのモードの切り替え、リセットの出力を行います。

表E.18 Ext Bus Control Register

 76543210
Read    CLK_RMODE(1)MODE(0)RST
Write
RESET----0001

表E.19 Ext Bus Control Register Description

BitsFieldDescription
7:4Reserved 
3CLK_R

クロックの位相を変更します。

1 : 反転

0 : そのまま出力

2:1MODE

11 : ダイレクトCPUバスモード(同期)、CS3のみ

10 : Reserved

01 : ダイレクトCPUバスモード(非同期)、CS3、CS4

00 : PC/104拡張バス互換モード(非同期)

0RST

RESET(J1の2ピン)からの出力を設定します。

1 : High

0 : Low


E.2.10. Ext I/F Control Register (0xA800 0009)

Ext I/F Control Register は、i.MX257のKPP_COL0/GPIO3_1ピン、KPP_COL1/GPIO3_2ピン、KPP_COL2/GPIO3_3ピン、KPP_COL3/GPIO3_4ピンの接続先を設定します。

表E.20 Ext I/F Control Register

 76543210
Read     EXT_IF_SEL(1)EXT_IF_SEL(0)EXT_IF_EN
Write
RESET-----000

表E.21 Ext I/F Control Register Description

BitsFieldDescription
7:3Reserved 
2:1EXT_IF_SEL

i.MX257のAUD5_TXD/UART4_RXDピン、AUD5_RXD/UART4_TXDピン、AUD5_TXC/UART4_RTSピン、AUD5_TXFS/UART4_CTSピンの接続先を設定します。

00 : CON19の3(RXD4)、4(RTS4)、5(TXD4)、6(CTS4)に接続

01 : Reserved

10 : CON19の3(RXD4)、5(TXD4)とCON11の46(EXT_IO31)、47(EXT_IO32)に接続

11 : CON11の44(EXT_IO29)、45(EXT_IO30)、46(EXT_IO31)、47(EXT_IO32)に接続

0EXT_IF_EN

セレクタの有効/無効の設定をします。

1 : 有効

0 : 無効


E.2.11. RTC Control Register (0xA800 000A)

RTC Control Register は、リアルタイムクロックのデータ、クロック線の制御を行います。

表E.22 RTC Control Register

 76543210
Read      RTC_SCLRTC_SDA
Write
RESET------ZZ

表E.23 RTC Control Description

BitsFieldDescription
7:2Reserved 
1RTC_SCL

リアルタイムクロックへのSCL信号の制御を行います。

Write

1 : Hi-Z

0 : Low

Read

'1'をWriteすると、読み出すことができます。

0RTC_SDA

リアルタイムクロックへのSDA信号の制御を行います。

Write

1 : Hi-Z

0 : Low

Read

'1'をWriteすると、読み出すことができます。


E.2.12. CPLD Version Register (0xA800 000F)

CPLD Version Register は、CPLDのバージョンレジスタです。

表E.24 CPLD Version Register

 76543210
ReadCPLD_VER
Write        
RESETCPLDバージョン番号

表E.25 CPLD Version Register Description

BitsFieldDesctiprion
7:0CPLD_VERCPLDのバージョン番号です。